Die ULA

SCL / Sinclair Computer Logic

Bild der ULA

Pinbelegung

                    _________    _________
                  _|         \__/         |_
              A7 |_|1                   40|_| +5V
                  _|                      |_
              A8 |_|2                   39|_| A6
                  _|                      |_
              A2 |_|3                   38|_| A5
                  _|                      |_
              A1 |_|4                   37|_| A4
                  _|                      |_
              A0 |_|5                   36|_| A3
              __  _|                      |_
              RD |_|6                   35|_| XTAL
            ____  _|                      |_
            IORQ |_|7                   34|_| GND
              __  _|          ULA         |_
              WR |_|8                   33|_| KBD0
            ____  _|                      |_
            MREQ |_|9      SINCLAIR     32|_| D0
              __  _|       COMPUTER       |_
              M1 |_|10       LOGIC      31|_| KBD1
                  _|                      |_
             A14 |_|11                  30|_| D1
           _____  _|                      |_
           RAMCS |_|12                  29|_| KBD2
           _____  _|                      |_
           ROMCS |_|13                  28|_| D2
                  _|                      |_
             CLK |_|14                  27|_| KBD3
             ___  _|                      |_
             NMI |_|15                  26|_| D3
                  _|                      |_
    MOD/TAPE OUT |_|16                  25|_| KBD4
            ____  _|                      |_
            WAIT |_|17                  24|_| D4
                  _|                      |_
             A15 |_|18                  23|_| D5
                  _|                      |_
              D7 |_|19                  22|_| USA/UK
                  _|                      |_
         TAPE IN |_|20                  21|_| D6
                   |______________________|

40 Pin DIL-Gehäuse

 

Blick auf das innere des Chips

Interner Aufbau der ULA

ULA steht für uncommited logic array, (nicht festgelegte Logik-Anordnung) und ist der von Ferranti gefertigte kundenspezifische Chip innerhalb des ZX81.

Im Handbuch wird dieser Chip auch SCL oder Sinclair Computer Logic genannt.

Er ersetzt die 17 TTL-Chips des ZX81 und enthält darüber hinaus einen NMI-Generator, der als wesentliche Verbesserung des ZX81 gegenüber des ZX80 den SLOW-Mode ermöglicht.

Die beim ZX81 verwendete ULA von Typ 2C 000 ist eine Anordnung von 3000 nicht miteinander verbundenen Bauelementen. Diese Bauelemente stellen im Gegensatz zu den beim ZX80 verwendeten TTL-Chips noch keine funktionellen Gatter dar, sondern lediglich Vorstufen davon. Ihre spätere Funktion erhalten sie erst durch das Verbinden der vorhandenen Elemente. Daher erklärt sich auch die Namensgebung uncommited logic array: nämlich nicht verbundene Logik.

Von den 3000 Zellen sind 15x15=225 Stück in einer quadratischen Matrix angeordnet. Zur Verbindung mit der Außenwelt gibt es 39 Peripherie-Zellen. Dies ist mehr, als man bei einem 40-poligen IC-Gehäuse benutzen könnte. Der scheinbare Überhang resultiert aus dem Umstand, da&sulig; man zum Aufbau einer bidirektionelen Leitungen mehrerer solcher monodirektionalen Peripheriezellen benötigt.

Im "Rohzustand" liegen die Zellen unter einer isolierenden Schicht aus Siliziumdioxid verborgen. Lediglich die Anschlußpunkte der einzelnen Zellen sind frei gelassen. Diese werden beim Herstellungsvorgang durch eine leitende Schicht aus aufgedampften Aluminium miteinander verbunden. Ähnlich wie bei einer Platine können auch hier mehrere Leiterbahnschichten ("Layers") übereinander angebracht werden, jeweils von einer isolierenden Siliziumdioxidschicht getrennt.

Ferranti stellt also die unverbundenen Zellen innerhalb des Chips bereit, der Kunde (hier: Sinclair) bestimmt, wie diese Zellen mit der Aluminiumschicht mieinander verbunden werden sollen, so daß sich schließlich die spätere Funktion ergibt.

Beim Verbinden dieser Zellen kann man natürlich nicht kreuzungsfrei arbeiten. Deshalb enthalten die Zellen sogenannte Untertunnelungen, deren Funktion darin besteht, eine Leiterbahn aufzunehmen und unterirdisch an eine andere Stelle weiterzugeben, um somit Überkreuzungen zu reduzieren.

Die Versorgungsspannung der Matrixzellen beträgt lediglich 0,95V. Soll die ULA in einer Schaltung mit geringer Stromaufnahme arbeiten, so kann die Versorgung direkt mit 0,95V erfolgen, ansonsten wird ein auf dem Chip integrierter Spannungsregler vorgeschaltet.

Die niedrige Versorgungsspannung hat den Sinn, die Verlustleistung zu reduzieren. Die Stromaufnahme pro Gatter ist 210 Mikro-Ampere: das ist der Strom, den die Stromquelle in beide Transistoren des NOR-Gliedes liefert. Die Verlustleistung pro Gatter ergibt sich aus Zellenstrom und Versorgungsspannung: rund 210 Mikrowatt.

Die Emitter-gekoppelte Logik ist sehr schnell und die ULAs erreichen Gatter-Laufzeiten von in der schnellsten Version 2,5 Nanosekunden. Das ist ungefähr so schnell wie Schottky-TTL. Unsere 2C-Type im ZX81 ist da mit 8 Nanosekunden vergleichsweise langsam.

Im einzelnen enthält eine Zelle:

Eine Peripheriezelle enthält:

ULA Ersatz

Die ULA wird selbstverständlich schon seit einiger Zeit nicht mehr hergestellt. Ein Ersatzchip kann also nicht ohne weiteres einfach bestellt werden.

Bei Bedarf findet sich sicher im ZX-Team ein ULA-Besitzer, der weiterhelfen kann.

Darüber hinaus stellt Bodo Wenzel auf seiner Homepage den FPGA-Quelltext des im ZX2000 verwendeten FPGAs zum Download bereit.